在生成式AI快速滲透各行各業的當下，算力已不再只是科技公司的內部資源，而是牽動全球產業鏈與資本市場的重要戰略資產。隨著先進製程邊際效益遞減、晶片尺寸逼近物理極限，單純依賴「更小線寬」來堆疊效能的路徑正逐漸失效。在這樣的背景下，封裝技術與Chiplet架構不再只是工程師之間的技術語言，而是成為左右AI產業競爭格局與供應鏈收益重新分配的關鍵變革。
傳統SoC（System on a Chip）追求「一顆晶片包辦一切」，但在AI時代，這種高度整合反而帶來良率下降、成本暴增與設計彈性不足的問題。Chiplet架構的核心思維，是將原本單一的大晶片拆分為多個功能模組，分別以最合適的製程製造，再透過先進封裝技術整合為一個系統。這不僅提升了整體良率，也讓效能、功耗與成本之間的取捨更具彈性。
對AI算力而言，這種模組化尤為重要。GPU、AI加速器往往需要大量運算核心與高速記憶體互連，Chiplet讓邏輯晶片與記憶體晶片可以各自演進，而不必被同一製程綁死。像AMD率先在CPU領域推動Chiplet商用化，為後續AI與資料中心應用奠定基礎；而NVIDIA在高階AI晶片中大量採用先進封裝，某種程度上也反映了「封裝即效能」的新現實。
供應鏈角色的重組
過去，先進製程幾乎壟斷了高端晶片的話語權，但在Chiplet架構下，封裝、測試與系統整合能力的重要性被顯著放大。這使得原本被視為「後段製程」的封裝廠，逐漸走向舞台中央。
以TSMC為例，其先進封裝技術不僅是製程的延伸，更成為客戶設計AI晶片時不可分割的一部分。這種垂直整合能力，讓晶圓代工廠得以從單純的製造服務，升級為系統級解決方案提供者。相對地，獨立封裝測試廠若無法跟上高頻寬互連與異質整合的技術門檻，可能面臨被邊緣化的風險。
這樣的變化，也迫使IC設計公司在供應鏈策略上做出取捨：是深化與單一巨頭的合作，換取效能與上市時程的確定性；還是分散風險，自行掌握Chiplet規格與整合能力？這不僅是技術選擇，更是長期競爭策略的抉擇。
市場化視角下的Chiplet供應鏈與收益分佈
從資本市場的角度來看，Chiplet與先進封裝的崛起，意味著產業利潤不再只集中於「設計＋先進製程」這條主線。能夠掌握關鍵封裝平台、標準制定或高速互連技術的企業，將有機會切走更大一塊蛋糕。這也解釋了為何近年市場對先進封裝相關投資給予更高估值溢價。
然而，收益分佈的擴散並不代表人人受惠。Chiplet雖然降低了單一晶片失敗的風險，卻提高了系統整合的複雜度，真正能將技術轉化為穩定量產與商業模式的廠商仍然有限。對投資人而言，評估重點不應只放在「是否佈局Chiplet」，而在於企業是否具備跨節點協同、長期客戶綁定以及規模化交付的能力。
義合控股投資者關係部。
